[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Rangkaian Simulasi

3. Video

4. Prinsip Kerja

5. Link Download

1. Kondisi [Kembali]

Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=1, B1=1, B2=0, B3=clock, B4=1, B5=tidak dihubungkan, B6=tidak dihubungkan.

2. Rangkaian Simulasi [Kembali]

Gambar 1. Rangkaian J-K flip flop dan D flip flop

   

3. Video [Kembali]

Video 1. Rangkaian J-K flip flop dan D flip flop

4. Prinsip Kerja [Kembali]

Rangkaian JK flip flop

Didalam rangkaian JK flip-flop terdapat R-S flip-flop hal ini dikarenakan JK flip-flop merupakan pengembangan dari RS flip-flop. Switch SPDT berfungsi sebagai input. sesuai dengan kondisi inputan percobaan yaitu B0=1, B1=1, B2=0, B3 =clock, dan B4 =1. Pada kaki set, reset, serta clock menggunakan prinsip aktif high. Karena kondisi pada input B1=1 dan B0=1, maka set dan reset dalam kondisi aktif, sehingga output Q akan terpengaruhi. Kemudian, pada input B2=0, inputan ini akan mempengaruhi keluaran Q= 0. Input B4=1, maka nilai Q’ menjadi 1. Pernyataan tersebut sesuai dengan tabel kebenaran ini:

Rangkaian D flip flop

Rangkaian D flip-flop pada percobaan sesuai dengan kondisi inputan T dengan inputan B5=1 dan B6=0 dan B5 terhubung ke kaki D dan B6 terhubung ke clock sebagai trigger. Input D digunakan untuk mengatur keadaan output dari flip flop. Jika input D berubah, maka keadaan output akan mengikuti nilai dari input D tersebut, keluarannya adalah Q=0 dan Q’=1. Hal ini sesuai dengan tabel kebenaran berikut:

5. Link Download [Kembali]

HTML

Rangkaian Proteus

Download Datasheet IC74LS112 [klik disini]

Download Datasheet logicprobe [klik di sini]

Download Datasheet switch SPDT [klik di sini]