Percobaan 2 Kondisi 3
Buatlah rangkaian
T flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=0, B1=don’t care,
B2=1
2. Gambar Rangkaian Simulasi
[Kembali]
Pada percobaan ini terdapat sebuah rangkaian T flip flop yang dirangkai dengan menggunakan sebuah JK flip flop yang mana sesuai dari konsep T flip-flop yaitu input JK disatukan. Pada kaki T (J-K) dihubungkan ke power sehingga inputan T akan selalu berlogika 1. Kaki CLK dihubungkan pada input bernilai 1. Sesuai kondisi percobaan kaki Set (S) dihubungkan pada input switch SPDT B1 dengan keadaaan logika 1. Sedangkan input Reset (R) dihubungkan pada input switch SPDT B0 dengan keadaaan logika 0. Dari kondisi tersebut output yang dihasilkan adalah Q=0 dan Q’=1.
Download Rangkaian Simulasi [klik di sini]
Download Datasheet IC74LS112 [klik disini]
Download Datasheet logicprobe [klik di sini]
Download Datasheet switch SPDT [klik di sini]
Tidak ada komentar:
Posting Komentar